Los microchips más rápidos
Nueva arquitectura de chips podría ampliar la Ley de Moore
Según un artículo publicado el 16 de enero de 2007 en Technology Review, investigadores de Hewlett-Packard han diseñado un chip más rápido y energéticamente más eficaz, introduciendo más transistores sin disminuir el tamaño de los mismos. La investigación se publicará en el ejemplar del 24 de enero de Nanotechnology.ç
En el sector de la fabricación de chips, el mejor modo de incrementar la velocidad de los dispositivos electrónicos y abaratar su precio ha sido siempre disminuir el tamaño de los transistores para que quepan más. Sin embargo, ahora, investigadores de los Laboratorios de HP han anunciado un nuevo enfoque radicalmente diferente: un diseño que permite introducir ocho veces más transistores en un chip sin necesidad de hacerlos más pequeños.
Los componentes de los chips se han ido haciendo cada vez más pequeños desde la década de los 60, siguiendo la Ley de Moore: la predicción de que cada dos años aproximadamente, los circuitos integrados duplicarían su rapidez y capacidad de transistores. Sin embargo, los ingenieros saben que el tamaño de los transistores alcanzará su límite físico en los próximos diez años aprox. En este sentido, el nuevo diseño de HP podría ampliar la Ley de Moore muchos más años, señala Stanley Williams, director de investigación de ciencia cuántica de los Laboratorios de HP.
El problema en la arquitectura de los chips actuales es que, en realidad, un amplio porcentaje del espacio de silicio no se utiliza para los transistores, sino que está ocupado con cables de aluminio que llevan corriente e instrucciones al circuito. Para hacer sitio para más transistores, Williams y el investigador de HP Greg Snider diseñaron un chip que tiene los cables en la parte superior, en lugar de entre los transistores.
La parte superior de cableado se basa en un aestructura de "barras cruzadas" (una especie de malla de cables a nanoescala) que los investigadores de HP han estado desarrollando desde la década de los 90. En cada junta de la malla, señala Williams, hay un conmutador que controla el flujo de electrones que va y viene desde el transistor que se encuentra debajo.
El trabajo de HP parte del realizado por Konstantin Likharev, prof. de física en la Universidad Stony Brook, de Nueva York. Sin embargo el esquema de Likharev requería una manipulación atómica de los nanocables (algo imposible, según Williams), mientras que el diseño de HP se puede integrar fácilmente en un proceso de fabricación de chips.
Actualmente, los investigadores de HP están trabajando en el desarrollo de un prototipo de laboratorio a partir del diseño que Williams espera esté completo a finales de año. Según él, para el 2010 la tecnología debería estar lista para su fabricación.
Lo más probable es que la primera aplicación de esta tecnología sea en los chips de tipo FPGA, utilizados en algunas etapas del diseño de sistemas de comunicación y electrónicos y que pueden ser programados para una amplia variedad de tareas.
Fuente: Technology Review
Según un artículo publicado el 16 de enero de 2007 en Technology Review, investigadores de Hewlett-Packard han diseñado un chip más rápido y energéticamente más eficaz, introduciendo más transistores sin disminuir el tamaño de los mismos. La investigación se publicará en el ejemplar del 24 de enero de Nanotechnology.ç
En el sector de la fabricación de chips, el mejor modo de incrementar la velocidad de los dispositivos electrónicos y abaratar su precio ha sido siempre disminuir el tamaño de los transistores para que quepan más. Sin embargo, ahora, investigadores de los Laboratorios de HP han anunciado un nuevo enfoque radicalmente diferente: un diseño que permite introducir ocho veces más transistores en un chip sin necesidad de hacerlos más pequeños.
Los componentes de los chips se han ido haciendo cada vez más pequeños desde la década de los 60, siguiendo la Ley de Moore: la predicción de que cada dos años aproximadamente, los circuitos integrados duplicarían su rapidez y capacidad de transistores. Sin embargo, los ingenieros saben que el tamaño de los transistores alcanzará su límite físico en los próximos diez años aprox. En este sentido, el nuevo diseño de HP podría ampliar la Ley de Moore muchos más años, señala Stanley Williams, director de investigación de ciencia cuántica de los Laboratorios de HP.
El problema en la arquitectura de los chips actuales es que, en realidad, un amplio porcentaje del espacio de silicio no se utiliza para los transistores, sino que está ocupado con cables de aluminio que llevan corriente e instrucciones al circuito. Para hacer sitio para más transistores, Williams y el investigador de HP Greg Snider diseñaron un chip que tiene los cables en la parte superior, en lugar de entre los transistores.
La parte superior de cableado se basa en un aestructura de "barras cruzadas" (una especie de malla de cables a nanoescala) que los investigadores de HP han estado desarrollando desde la década de los 90. En cada junta de la malla, señala Williams, hay un conmutador que controla el flujo de electrones que va y viene desde el transistor que se encuentra debajo.
El trabajo de HP parte del realizado por Konstantin Likharev, prof. de física en la Universidad Stony Brook, de Nueva York. Sin embargo el esquema de Likharev requería una manipulación atómica de los nanocables (algo imposible, según Williams), mientras que el diseño de HP se puede integrar fácilmente en un proceso de fabricación de chips.
Actualmente, los investigadores de HP están trabajando en el desarrollo de un prototipo de laboratorio a partir del diseño que Williams espera esté completo a finales de año. Según él, para el 2010 la tecnología debería estar lista para su fabricación.
Lo más probable es que la primera aplicación de esta tecnología sea en los chips de tipo FPGA, utilizados en algunas etapas del diseño de sistemas de comunicación y electrónicos y que pueden ser programados para una amplia variedad de tareas.
Fuente: Technology Review
<< Home